2011-4-61PCI Express物理层一致性测试项目2011-4-62PCI Express物理层电参数测量–损耗与抖动2011-4-63PCI Express物理层电参数测量仪器设置测试主板/MCH/系统:–需要使用GoldenReference的负载板–测试夹具CLB支持x1x4 x8 x16 PCI-Ex将相关的测试点引导出来供连接到示波器进行信号采集–需要使用6GHz或以上带宽的示波器–运行PCI-Ex的一致性测试软件2011-4-64PCI-E测试结果时间测量: 眼宽上升/下降时间UI 数据率差分对时延偏差幅度测量: 眼高差分输出电压高幅度低幅度共模AC与DC电压预加重幅度等抖动测量: Rj/Dj分离BER 250个连续周期的Median-Max Outlier JitterBER10-12时的眼睛睁开度TIE PLL TIE抖动趋势抖动频谱Bath-Tub曲线PCI-Ex模板与参数通过失败检验2011-4-65PCI-E物理层信号完整性测试小结了解PCI-E 测试规范–PCI-E 1.0/1.1/2.0选择合适的测试点–TxRx选择合适的测试连接–探头直接连接测试夹具连接选择合适的测试仪器–带宽采样率采集内存选择测试软件–PCI-SIG提供测试仪器公司提供PCI-E信号完整性分析方法–眼图分析抖动分析误码分析2011-4-66内容高速信号故障发现和定位技巧高速差分LVDS的测试方法高速串行总线的信号完整性测试高速标准总线的测试方法和实例PCIExpressDDR总线测试2011-4-67SDRAM演化Chart courtesy of Qimonda2011-4-68设计挑战Design challenges confronting the board designer can be summarized as follows:??Routing requirements??Power supply and decoupling which includes the DDR devices and controller the termination rail generation VTT and reference generation VREF??Proper termination for a given memory topology2011-4-69SSTL信号
2011-4-610DDR总线中的信号完整性问题Reflection–Via–Reference–Trace
谁伴我闯荡歌词
branch/StubS/H violation–Skew–Slew rateJitter–Clock–Power/Noise2011-4-611信号的探测…2011-4-612DDR的测量项目R/w LatencySetup Hold TimeSlew RatesClock to Strobe SkewStrobe to Data SkewClock Variation JitterEye Diagrams Jitter
lightsoff
-Noise2011-4-613DDR Setup and Hold Base MeasurementsMeasure from low to high on the source waveforms rather than midpoint to midpoint. These are ―base‖measurements. According to JEDEC specification need to modified depending on the slew rate of data and strobe signal. The JEDEC specification provides the derating table.Vref 750mV it is about 0.5VDD and VDD is 1.5VVIH ac Min Vref 175 mV so 925mVVIH dc Min Vref 100mV so 850 mVVILdc Max Vref -100mV so 650 mVVIL ac Max Vref
–175mV so 575 mVVILac maxVILdc maxVREFdcVIHdc minVIHac mintDStDHtDStDHDQSVILac maxVILdc maxVREFdcVIHdc minVIHac minDDRRef Level DesignationsDPOJETRef Level DesignationsHigh RiseHigh FallLow RiseLow FallHigh RiseHigh FallLow RiseLow FallVILac maxVILdc maxVREFdcVIHdc minVIHac mintDStDHtDStDHDQSDQSHigh RiseHigh FallLow RiseLow FallDDRRef Level DesignationsDPOJETRef Level DesignationsUse SE type when Strobe is Single EndedUse Diff type when Strobe is differentialThe JEDEC spec provides a min base number of 75ps for tDS and 150ps for tDH2011-4-614DDR复杂性-Command信号2011-4-615DDR双
kill me heal me下载向总线测量2011-4-616DDR总线时序测试2011-4-617Write cycle信号测试2011-4-618Read cycle信号测试2011-4-619DDR测试的关键-读写分离通过触发或其他方法将信号的Read和Write cycle区分来–Preample的宽度–Preample的极性–Preample的幅度–Preample的上升斜率–或触发R/W-信号业内还有自动化测量方案用以完整JEDEC规范测试Difference of pulse width of preamble2011-4-620茶歇和
Q/A2011-4-621高速电路信号完整性测试、调试和验证高速眼图和抖动测试与分析
2011-4-622内容什么是眼图眼图测试和分析的重要性眼图测试和分析方法眼图测试和分析对测试设备的要求常见眼图反应的信号问题抖动的定义抖动的基本术语传统的测试方法抖动的高级术语高级抖动测试和分析方法通过抖动分析定位电路故障根源2011-4-623眼图定义眼图包含丰富的信息体现了数字信号的整体特征能够很好的评估数字信号的品质因而眼图分析是高速互联系统信号完整性分析的核心。眼图是一些列数字信号在示波器上累积而显示的图形眼图测试必要条件—时钟两种眼图测试类型–等效眼图–实时眼图2011-4-624眼图的形成2011-4-625眼图反映了什么
Tx-path--6.25Gb/s at Tx launchinto backplane6.25Gb/s at 17in 43cmof
backplane6.25Gb/s after 34in 86cmof backplaneSmall differences in levels being measured2011-4-626典型的串行链路测试点定义Near End串扰随机抖动确定性抖动-ISI-DCD-PJ-Uncorrelated幅度损耗-传导损耗-介质损耗Far End2011-4-627眼图和信号传输质量更大的眼睛意味着更多的信号幅度和时
间的余量更大的眼睛系统可靠性更好眼图过窄意味着信号的抖动过大误码率上升眼图中心点2011-4-628眼睛张开是否就表示信号传输没有问题引起误码的原因抖动和噪声。能否测量到全部的抖动和噪声呢2011-4-629眼图参数2011-4-630眼图测试项目Jitter RMS TCross1sigmaJitter Pk-Pk TCross1pk-pkEye Height
PTopmean-3PTopsigma-PBasemean3PBasesigmaEye Width
TCross2mean-3TCross2sigma-TCross1mean3TCross1sigmaCrossing Percent Duty Cycle Distortion Noisepk-pk NoiseRMS SNR高速光眼图测试中的项目–Extinction Ratio PTopmean/PBasemean–Quality Factor
周杰伦全部歌曲PTopmean-PBasemean/PTopsigmaPBasesigma–OMA Optical Modulation AmplitudePTop-Pbase2011-4-631眼图模板MASK的定义归一化模板绝对值模板脉冲模板–仅针对低速信号模板定义在各个标准中有详细的定义按照串行链路结构在不同的TP点有不同的模板形状2011-4-632为什么要测试眼图眼图是高速信号质量的最直接反映眼图的好坏和信号传输的误码率相关眼图是信号测试分析的最常用手段MASK 可以直接反映您设计的系统是否―PASS‖2011-4-633眼图测试分类等效眼图的生成When a clock signal is used to trigger the equivalent-time 8200 scope the sampled DATA signals generally create EYE PATTERNS between clock triggers the sampled DATA could be either a logical
1 or 0DatavoltagetimePrecision variable delayA clock trigger can be user-supplied or recovered from the data to trigger the equivalent time samplerClockEye patterns are the common result of clock-triggering in Equivalent time sampling: vectors are not drawn since adjacent samples can jump from logical 1 to 0 frequently时钟从何而来–被测电路自身的参考时钟–经过CDR所提取的时钟
2011-4-634CDR对眼图和抖动测试的影响时钟恢复单元CRU–当需要测试一个高速串行信号眼图时需要一个时钟恢复单元从被测信号中恢复出时钟用于触发–事实上一个真实的高速器件内部就有一个时钟恢复单元CRU的要求–内置Golden-PLL跟随信号的变化并解出时钟–内置针对于信号抖动的低通滤波器–内置抖动滤波器的带宽为被测数据率的1/1667–内置抖动滤波器的滚降特性满足
-20dB/Dec2011-4-635SamplingO’scopeRT V.S.ET –软件CDR的优点软件CDR能够看到更加宽频的抖动。例如测试SSC–频率上限是数据率/2–频率下线是1/采集时间软件CDR更加的灵活HW CDR2.5Gb/sDUTw/SSCtriggerinputReal爱情公寓 歌曲
TimeO’scopeDUTinputCan’t see jitter below LBWSSC Viewable33kHz S SC1.5MHz LBW2011-4-636眼图测试的时钟选择采样示波器的CLK选择–用户DUT提供的时钟
作为外触发–直接从数据中恢复时钟需要硬件时钟恢复CDR–通行行业常用采样示波器测等效眼图实时示波器的时钟选择–不需附加时钟作为触发信号通过内嵌软件CDR恢复软件时钟生成眼图–计算机行业
常用实时示波器测眼图2011-4-637–对于一个1.25G的并行LVDS信号如何测试眼图–对于下图中的5Gbps串行信号如何测试眼图哪一类仪器合适–在高速电路设计中如何获得张开的眼图思考题2011-4-638如何得到张开的眼图走线长度–短走线并非始终能够满足.短走线意味低损耗.走线宽度–宽走线可以降低趋肤效应.减小板材的介电常数–即降低介电损耗Dielectric Loss但将增加成本.信号预加重和均衡处理–通过对跳变位预加重Pre-Emphasis处理补偿线路上因信号跳变产生的针对高频分量的损耗需要器件支持。2011-4-639抖动ABC–什么是抖动定义: ―信号的某特定时刻从其理想时间位置上的短期偏离为抖动‖参考: Bell Communications Research Inc Bellcore ―Synchrouo us Optical Network SONET Transport Systems: Common GenericCriteria TR-253-CORE‖ Issue 2 Rev No. 1 December 19972011-4-640抖动的定义抖动的表示方法–绝对时间Jpp100ps–归一化UI 2.5Gbps datarate Jpp0.25UI–弧度Jpp.25UI2PiPi/2 radians2011-4-641快过10Hz的偏离为: 抖动Jitter慢过10Hz的偏离为: 漂移Wander参考: ITU-T Recommendation G.810 08/96 ―Definitions andTerminology for Synchronization Networks‖抖动ABC–抖动vs
漂移2011-4-642抖动vs 相位vs 频率2011-4-643为何抖动是如此重要在同步系统如SDH 传输时钟的抖动影响子系统的同步过大的抖动直接造成误码或减低了信号的消光比ER 等同电信号的信噪比SNR。所以ITU-T Bellcore ANSI都制定模板Mask 来检定眼图是否拥有过大的抖动以及测量传输时钟的抖动漂移。传统的并行式数据通信即多通道数据与时钟分别传送往往因为PCB阻抗不匹配传输路径不一致
而产生建立与保持时间违反。当速度增加的时候准确控制传输时延显得异常的困难今天新颖的数据通信都已经是串行了不单只使用一对差分线来传送数据以减低信号EMI的干扰更往往将时钟嵌入在数据中而接收端则使用CDR从数据中恢复时钟出来。所以若数据的抖动过大频率过高接收端的CDR将无法恢复时钟而导致误码。所以需要控制系统的时钟与输出的数据抖动。抖动直接减小了逻辑数字系统的建立保持时间的余量严重的影响逻辑运作。有些情况尤其以计算机行业应用为多因不能有足够的空间进行EMI控制使用一低频信号调制其高速时钟在频谱上的效果是使其能量被扩散从而减小EMI干扰。在时域上效果是时钟的周期性抖动其抖动波形正是调制信号。2011-4-644抖动的成因热噪声各种随机噪声注入噪声EMI/RFI高速电路不稳定性–串扰–振铃–反射–地弹–上行时钟–热噪2011-4-645热噪声随机性的是多个随机抖动源的组合性现象内部热能现象–Johnson Noise热能的原子与分子振动分子的解体外部的宇宙射线因热噪声所导致的抖动的分布是高思与无边际的分布2011-4-646确定性的能被确认为一些固有的成因例如电源地跳声Vdd噪声例如晶振–热能的与机器性的噪声例如由相邻通道的时钟或数据跳变所造成的电磁性串扰码?涓扇臝SI: 不同长度的连续―1‖与―0‖在带宽有限的系统中受到不同的衰减导致长连续的―1‖或―0‖到达比短―1‖与短―0‖更高的电平在接续这些长―1‖或长―0‖后的跳变信号需要比短―1‖与短―0‖更多的时间才能到达门限电平这些时间上的偏离就导致信号的抖动不同长短―1‖与―0‖之间的干扰导致数据相关抖动即ISI。占空比失真DCD: 因上升沿速率与下降沿速率的不对称性所造成的时钟周期上的偏离即占空比失真。确定性抖动分布是有边际的其频谱通常呈现抖动源的各个谐波例如电源干扰所造成的周期性抖动Pj
蒙嘉慧老公
在频谱上通常呈现其基频的多次谐波例如通常使用重复的码形来检验系统的ISI因为码形是周期性重复的在频谱将呈现为固定间距的多次谐波注入噪声2011-4-647电路的不稳定性导致抖动同步开关噪声当多个输出端同时开关至同一的状态时往往会产生电流上的毛刺继而导致Vcc与GND的毛刺与判断门限电压的偏移2011-4-648电路的不稳定性PLL问题有限的锁相环带宽–锁相环只能跟踪在其带宽以下的低频抖动一般不能承受高频的抖动检定器的死区振动–连续相同的NRZ码不造成任何的信号跳变在此情况下PLL的VCO频率会向其自然的晶体频率而漂移Loop FilterPhaseDetectorDQData2011-4-649抖动基本术语Period JitterCycle-to-Cycle JitterTime Interval Error TIEClock JitterData Jitter–Clock recoveryUnit
IntervalBER2011-4-650??Period Jit terPeriod Jitter is the measurement of a signal’s period over a number of cycles Mean –the average of the period measurementsStd. Dev. –the RMS of the period measurementsPk-Pk –the difference between the minimum and maximum periodWhat about jitter frequency or cycle-to-cycle requirementstperiod